近年来，随着计算机、数字网络、电视技术的飞速发展，人们对高质量电视图像的需求不断增加，我国广播电视事业得到快速发展和快速发展。 四年前推出的数字电视卫星广播，现已形成相当规模。 数字录像、数字特效、非线性编辑系统、虚拟演播室、数字转播车、网络硬盘阵列、机器人数字播放系统等先后进入央视和省市电视台。 标准高清数字电视SDTV/HDTV已被列为国家重大科研产业项目，并在中央广播电视塔进行试点播出。 当前，我国数字电视节目制作和数字电视地面广播深入推进，“十一五”将是我国数字电视全面转移的准备期和转型的重要阶段。广播电视系统从模拟到数字。
本设计正是为了应对这一趋势，满足市场对多通道ASI/SDI数字视频信号光传输设备的巨大需求。 它是一种利用时分复用技术在一根光纤中同时传输两路ASI/SDI数字视频信号的光传输设备。 该设计可为以后开发更多高速异步数字信号光传输设备打下坚实的基础。
一、系统实施方案
ASI/SDI串行信号经过均衡电路重新整形，转换为一组差分信号； 然后通过时钟恢复电路提取信号中的时钟，用于下一次信号的译码和同步。 串行高速信号经过译码电路后，转换为并行低速信号，为下一次电复用过程做准备； 最后，异步信号通过FIFO电路的调整与本地电复用时钟同步，从而实现本地电复用。 然后通过光模块的电/光转换传输到接收端。 接收端接收到信号后，经过一系列逆转换电路，还原出原来的ASI/SDI串行信号，完成整个传输过程。
在本设计中，ASI/SDI信号的电复用技术是整个技术环节的关键。 由于项目中功率复用所需的ASI/SDI信号速率非常高，标准速率达到270Mbit/s，且不是同源信号复用，直接复用信号困难且不经济，需要先恢复。 每个信号的时钟将高速串行信号转换为低速并行信号，然后通过FIFO芯片电路调整每个信号的时钟节拍，实现与本地时钟的同步，然后通过多路复用两个电信号可编程芯片，进而实现时分复用传输。 只有经过这一系列的信号处理程序，才能在接收端实现平滑的解复用过程，这也是设计的主要技术点。
此外，电复用的锁定也是一个问题。 信号通道越多，速度越高，越难锁定，对PCB板布局的技术要求也越高。 这个问题可以通过合理放置各种元件、科学过滤杂波等多种处理方式很好地解决。
2.硬件电路
在这个设计中，主要使用了美国国家半导体最新的强大而稳定的数字视频芯片组。 解码及串并转换芯片为CLC011； 编码及并/串转换芯片为CLC020； 时钟恢复芯片为LMH0046； 自适应线缆均衡芯片为CLC014； CPLD芯片是莱迪思的LC4256V； FIFO芯片是IDT的IDT72V2105。
电路处理过程中的均衡部分如图2所示。 从图2中可以看出，单端输入的ASI/SDI串行信号经过均衡电路后经过整形，转换为一组差分信号，即为后续的时钟恢复过程做好准备。 通过均衡电路后，信号质量大大提高，输入输出信号波形对比如图3所示。
图2 平衡部分电路处理过程
图3 均衡电路波形比较
时钟恢复部分电路处理流程如图4所示，从图4可以看出，芯片工作模式设置正确，本地提供27M时钟供时钟恢复芯片使用，平衡高速度差分信号输入芯片，经过芯片处理后恢复串行信号中的时钟信号，供后面电路解码部分使用。 同时，该芯片还可以支持高清信号的时钟恢复。
图4 时钟恢复部分电路处理过程
电路解码部分的过程如图5所示。从图5中可以看出，时钟恢复芯片恢复的串行时钟和串行数据输入到解码芯片，经过串/并转换后，10位输出并行数据和27M并行时钟，为后面的FIFO电路准备时钟调整使用。 各工作模式信号时序图如图6所示。
图5 解码部分电路处理过程
图6 各模式信号时序图
电路处理过程的FIFO部分如图7所示，其中读时钟采用编码电路恢复的27M并行时钟，写时钟采用本地27M时钟。 通过 FIFO 的 10 位并行信号通过调整与本地时钟同步，为后续输入到 CPLD 进行电复用做准备。 CPLD的电复用流程如下，其中2BP-S为复用流程，2BS-P为解复用流程。
图7 FIFO部分电路处理流程
2BP-S的架构原理图是
信号接地：std_logic := '0';
信号 vcc: std_logic := '1';
信号 N_25：std_logic；
信号 N_12：std_logic；
信号 N_13：std_logic；
信号 N_15：std_logic；
信号 N_16：std_logic；
信号 N_17：std_logic；
信号 N_21：std_logic；
信号 N_22：std_logic；
信号 N_23：std_logic；
信号 N_24：std_logic；
开始
I30：G_D端口映射（CLK=>N_25，D=>N_13，Q=>N_22）；
I29：G_D端口映射（CLK=>N_25，D=>N_16，Q=>N_23）；
I34：G_OUTPUT 端口映射（I=>N_22，O=>Q0）；
I33：G_OUTPUT 端口映射（I=>N_23，O=>Q1）；
I2：G_INPUT 端口映射（I=>CLK，O=>N_25）；
I7：G_INPUT 端口映射（I=>A，O=>N_12）；
I8：G_INPUT 端口映射（I=>LD，O=>N_21）；
I6：G_INPUT 端口映射（I=>B，O=>N_15）；
I12：G_2OR 端口映射（A=>N_17，B=>N_24，Y=>N_16）；
I16：G_2AND1 端口映射（AN=>N_21，B=>N_22，Y=>N_24）；
I21：G_2AND 端口映射（A=>N_21，B=>N_12，Y=>N_13）；
I20：G_2AND 端口映射（A=>N_21，B=>N_15，Y=>N_17）；
结束原理图；
2BS-P的架构原理图是
信号接地：std_logic := '0';
信号 vcc: std_logic := '1';
信号 N_5：std_logic；
信号 N_1：std_logic；
信号 N_3：std_logic；
信号 N_4：std_logic；
开始
I8：G_OUTPUT 端口映射（I=>N_4，O=>Q0）；
I1：G_OUTPUT 端口映射（I=>N_5，O=>Q1）；
I2：G_INPUT 端口映射（I=>CLK，O=>N_3）；
I3：G_INPUT 端口映射（I=>SIN，O=>N_1）；
I7：G_D端口映射（CLK=>N_3，D=>N_4，Q=>N_5）；
I4：G_D端口映射（CLK=>N_3，D=>N_1，Q=>N_4）；
结束原理图；
电路处理过程的编码部分如图8所示。接收光模块接收到数据后，通过CPLD的解复用程序恢复并行数据和同步时钟，然后通过CPLD恢复原始高速串行信号。编码芯片电路，经过线缆驱动芯片的驱动，最终由传输设备输出。 完成整个转移过程。 其中，编码电路部分的信号序列如图9所示。
图8 电路处理过程代码部分
图9 编码电路信号时序图
3. 结束语
基于CPLD的异步ASI/SDI信号电复用光传输设备的设计采用了最新的ASI/SDI信号电复用/解复用技术，可实现两路信号的时分复用传输，替代了以往的波分复用技术基于多路异步信号传输方式，大大节省了生产成本，进一步提高了产品的市场竞争力。
我们的其他产品：
